지난 시간까지 CDAC의 동작원리에 대하여 살펴보았구요. 오늘은 CDAC의 설계 이슈에 대하여 알아보겠습니다. CDAC의 동작원리를 아직 이해하지 못한 분은 이전 글을 꼭 읽어보세요.

[초급] CDAC 기본동작이해 I
[중급] CDAC 기본동작이해 II
[중급] CDAC 기본동작이해 III
[고급] CDAC 기본동작이해 IV

CDAC의 중요한 설계 이슈는 속도, 소모전력, noise, mismatch 그리고 면적, 등등과 같은 사항들이 서로 복잡하게 연관되어 있습니다. 각각에 대한 이슈를 잘 이해하고 있어야 설계 방향을 결정할 수 있습니다. 불행한 것은 모든 사항을 동시에 만족시킬 수 없다는 거죠. 그러니까.. 서로들 trade-off 관계에 있다는 거죠. 따라서, 응용범위를 잘 생각해서 우선순위를 결정해야 합니다. 그렇다면, 왜 설계이슈들이 서로 trade-off 관계에 있는지 살펴보겠습니다.

먼저 CDAC의 동작속도를 높이는 경우를 생각해 보죠. CDAC의 동작속도는 CDAC의 SAR  동작속도를 의미 입니다. CDAC의 SAR 동작을 빠르게 하려면 어떻게 해야 할까요?  그것은CDAC의 스위치 동작을 빠르게 하고 스위치 동작에 따른 CDAC의 전압변화가 빨라야 합니다. 이러한 요구사항은 스위치의 turn-on 저항과 CDAC의 capacitor 크기에 의해 결정이 됩니다. 한 마디로 RC 시상수에 의해 결정이 되는 거죠. RC 시상값을 작게 해야 CDAC의 SAR 동작속도가 빨라집니다. RC 시상수 값을 작게 하려면 어떻게 해야 할까요? 네, 그렇습니다. 스위치의 turn-on 저항을 작게 하고 CDAC의 capacitor 크기를 작게 만들면 됩니다. 스위치의 turn-on 저항을 작게 하려면 스위치 크기를 키우면 되고 CDAC의 capacitor 크기를 작게 하려면 Design Rule이 허용하는 범위내에서 CDAC의 unit capacitor를 최대한 작게 만들면 됩니다. 이렇게 하면 속도를 빠르게 할 수 있습니다. 하지만, 막 이렇게 해도 괜찮을까요?  안되죠. 다른 문제들이 생기죠. 뭘까요? 스위치를 크게 만들면 스위치를 구동해야 하는 버퍼의 크기도 커져야 하기 때문에 전력소모가 많아지고 면적이 커지게 되죠. 전력 상관없고 면적 상관없다고 하면 괜찮을까요? 아뇨, 다른 문제가 또 있습니다. 그것은 noise와 mismatch 입니다. capacitor를 작게 만들면 CDAC의 noise가 커지게 됩니다. CDAC의 noise가 커지는 이유는 capacitor의 thermal noise가 capacitor 크기에 반비례 하기 때문 (thermal noise = KT/C) 입니다  (전자회로책 참조). 그리고, mismatch가 커지는 이유는 capacitor의 크기가 작아질 수록 unit capacitor 들의 matching 특성이 나빠지기 때문입니다. 많은 분들이 component의 사이즈가 작아지면 왜 matching 특성이 나빠지는지 궁금해 하시는데 이것은 정성적으로 생각해 보면 당연한 겁니다. 예를 들어, 똑같은 크기의 두 탁구공이 있는데 한 공에  1Cm 크기의 홈이 있다면 두 탁구공 사이의 차이점은 분명하게 나타납니다. 하지만 1Cm 크기의 홈이  같은 크기의 두 농구공에 있다면 그 차이점은 눈에 잘 들어오지 않습니다. 정량적으로 계산을 해보면 더 정확하게 알 수 있지만 간단히 정성적으로 봐도 matching 특성은 크기가 클 수록 유리합니다. CDAC에서도 마찬가지 입니다. CDAC을 실제 구성할 때는 unit capacitor를 사용하여 이들을 병렬로 연결하여 capacitor array를 만듭니다. 이때, 공정상의 한계가 있기 때문에 이들 unit capacitor들을 완벽하게 똑같이 만들 수가 없습니다. 만일, unit capacitor크기가 작아진다면 unit capacitor 들 사이의 matching은 나빠지게 됩니다. Matching이 나빠지면 지난글에서 살펴본 SAR 동작에 non-linearity 가 나타납니다. Mismatch가 커서 non-linearity가 나빠지면 ADC가 정확한 동작을 하지 못하게 되고 성능이 나빠지게 됩니다. 게다가 unit capacitor의 크기를 작게 하면 parasitic capacitor가 상대적으로 크게 나타나기 때문에 SAR 동작의 ‘엔분의 일’ rule에도 영향을 미치게 됩니다.

이쯤 되면 당연히 이런 질문이 나오겠죠?  그렇다면 capacitor의 크기를 얼마로 잡아야 하나요? 특히, unit capacitor 사이즈를 얼마로 잡아야 하나요? 1pF, 100fF, 10f, 1f?

경력이 많지 않은 엔지니어들이 이 부분을 결정하는 것은 어려운 일 입니다. 왜냐면 , 전체 시스템 사양을 결정할 수 있는 능력이 안되기 때문이죠. CDAC의 unit capacitor 사이즈 하나만 올바로 결정할 수 있어도 그 사람은 경험을 가진 엔지니어라고 봐도 될 겁니다. 보통 신입 엔지니어들은 선임 엔지니어들이 결정해 준 사이즈로 그냥 회로를 그리게 되죠. 왜 그렇게 해야 하는줄도 모르고 말입니다.  신입 엔지니어를 빨리 벗어나기를 원한다면 선임 엔지니어의 이러한 능력을 잘 배워야 합니다.

그렇다면, CDAC의 unit capacitor 사이즈를 어떻게 결정해 하나요? 오늘은 여기까지 할께요. CDAC unit capacitor 크기 결정은 다음 글에서 계속 됩니다.