오늘은 SAR ADC에 사용되는 DAC에 대하여 설명을 하려고 합니다. ‘ADC안에 왜 DAC가 필요하지?’ 라는 생각이 든다면 SAR ADC의 기본동작을 아직 이해하지 못한 것이기 때문에 SAR ADC의 기본 동작원리를 다시 공부하고 이 글을 보시기 바랍니다. SAR ADC의 기본동작에 대하여 잘 설명해 놓은 글은 아래에서 찾아 볼 수 있습니다. 시간될 때 꼭 한번 읽어보세요.
IEEE Solid-State Circuits Magazine
Successive Approximation Analog-to-Digital Converters: Improving Power Efficiency and Conversion Speed
Publication Year: 2016, Page(s):64 – 73
SAR ADC의 동작 특성상 SAR ADC는 내부에 DAC를 필요합니다. Successive approximation하는 과정에서 입력 아날로그 값에서 일정한 값을 빼거나 더해야 하기 때문이죠. SAR ADC 를 위한 DAC 구조는 어떤 구조든 사용이 가능하지만 TAH (Track And Hold), 비교기와 더불어 효과적으로 사용되는 구조는 capacitor 를 사용한 CDAC 입니다. CDAC에도 여러종류가 있기 때문에 모든 구조를 설명하기는 어려울 것 같구요. 여기서는 기본적인 동작원리를 이해하고 설계 이슈등을 살펴보는 것으로 하겠습니다.
먼저 CDAC의 기본동작을 살펴보죠. CDAC의 기본동작을 이해하려면 capacitor의 기본동작 원리를 이해하는 것이 중요합니다. 정량적인 동작원리는 회로망 교과서에서 각자 공부하시고 여기서는 CDAC를 이해하기 위한 정성적 동작원리를 살펴보겠습니다. Capacitor의 중요한 특성 중에 하나는 충전이 된 capacitor의 양단간 전압차는 leakage 전류가 없다면 바뀌지 않는 다는 겁니다. 이것은 전하량 보존의 법칙에 의해 증명할 수 있는데 (고등학교 물리 혹은 전자공학 회로방 이론 참조) 이 법칙을 이용한 응용이라고 볼 수 있습니다. 간단하게 설명하면, Capacitor 양단에 전압이 걸릴 경우, capacitor에 저장되는 전하량은 아래와 같은 식으로 결정이 됩니다.
Q (전하량) = C (capacitance) x V (capacitor 양단에 걸리는 전압)
이때, capacitor에 저장이 된 전하량 (Q)이 변화하지 않는다면 capacitor 양단에 걸리는 전압차는 늘 일정하게 유지가 되어야 한다는 거죠. Bootstrap switch의 동작 원리에 대한 글에서도 비슷한 내용을 설명했습니다. 그럼, 이해를 돕기 위해서 하나씩 단계적으로 차근차근 살펴보도록 하죠.
먼저, 아래 그림의 A0 을 보세요. 두개의 capacitor가 VDD와 GND 에 연결되어 capacitor양단이 VDD로 충전이 되어 있다고 합시다. 이 상태에서 그림 A1 상태가 되면 어떻게 될까요? Capacitor 양단에 충전된 전하량은 변화가 없기 때문에 양단 전압은 여전히 VDD 를 유지 합니다. (물론, 이때 leakage 전류는 없다고 가정 합니다.) 자, 이 상태에서 A2가 되면 어떻게 될까요? 그림에서 보는 것처럼 역시 전하량에는 변화가 없고 capacitor 양단 전압은 여전히 VDD 를 유지 합니다.
자, 그렇다면 이번에는 A0 상태에서 A3-0가 되면 어떻게 될까요? Capacitor의 아래단이 VDD에 연결되면서 0V 에서 VDD 로 전압이 높아집니다. 전하량 보존의 법칙에 의하여 capacitor에 저장되는 전하량에는 변화가 없어야 하기 때문에 capacitor 양단의 전압차는 VDD를 유지해야 합니다. 따라서 n1 노드 전압은 VDD 에서 VDD+VDD = 2VDD로 아래단이 올라간 만큼 올라가게 됩니다.
이번에는 A0 상태에서 A3-1 가 되면 어떻게 될까요? Capacitor 의 윗단이 GND에 연결되면서 VDD 에서 0V 로 전압이 낮아집니다. 전하량 보존의 법칙에 의하여 capacitor에 저장되는 전하량에는 변화가 없어야 하기 때문에 capacitor 양단의 전압차는 VDD를 유지해야 합니다. 따라서 n0 노드 전압은 0V 에서 -VDD로 내려갑니다. 쉽죠?
마지막으로 A0에서 에서 A4 상태가 되면 어떻게 될까요? 이렇게 되면 capacitor의 양단이 새로운 전압으로 다시 충전이 됩니다. 이 경우는 n1과 n0 양단전압차가 –VDD 이군요.
이번에는 위의 그림에서 GND를 REF 전압으로 바꿔보도록 하겠습니다. 그 외 다른 것은 똑같습니다. 아래 그림 B0에서 보는 것처럼 처음에 capacitor 양단을 VDD와 REF로 충전하겠습니다. 이 상태에서 B1혹은 B2로 스위치를 바꿔바야 capacitor 양단 전압에는 아무런 변화가 일어나지 않습니다. B0 에서 B3로 스위치를 바꾸면 어떻게 될까요? 전하량 보존의 법칙에 의해 capacitor 양단 전압차를 유지해야 하기 때문에 n1 노드 전압은 VDD에서 2VDD-REF로 변화합니다. 이번에는 B0에서 B4가 되면 어떻게 될까요? 네, 그렇습니다. n0 노드 전압이 REF 에서 2REF-VDD로 변화를 해서 capacitor 양단 전압을 VDD-REF로 유지시킵니다.
Capacitor를 이용하는 DAC는 capacitor의 이러한 동작을 이용하여 구성 합니다. 사실, 이론은 별 것 아닌데 처음 공부할때는 왜 그렇게도 어렵고 복잡한지 모르겠습니다. 연습을 충분히 하시기 바랍니다. 그렇지 않으면 구조가 조금만 복잡해져도 이해가 되지를 않습니다. 다음 글에서는 좀 더 복잡한 구조를 살펴보면서 CDAC 구조 이해를 위한 근력을 키우도록 하겠습니다.