오늘은 ADC 중 SAR-ADC에 대하여 살펴보도록 하겠습니다. 기본적인 구조와 동작원리는 많은 논문과 인터넷에 자세히 설명이 되어 있기 때문에 여기서는 생략합니다. 사실, SAR ADC는 아주 오래 전에 발명되었고 현재까지 많은 분야에서 사용되고 있습니다. 하지만, 최근들어 더욱 주목을 받고 있습니다. 그 이유는 technology scaling 이 쉽고 (여기서 technology scaling 이란 technology node 변화에 따른 설계 전환이 쉽다라는 의미로 알아두시면 됩니다.) 변환속도 대비 전력효율이 좋기 때문입니다. 특히, 40dB~70dB SNDR를 요구하는 응용분야에서 탁월한 전력효율을 나타냅니다. 또한, 아날로그 회로 블럭 (주로 비교기) 이 복잡하지 않기 때문에 다른 형태의 ADC보다 설계가 용이하고 technology 변화에 따른 저전압 설계가 가능한 것도 큰 장점이라 하겠습니다. 이러한 이유로 1GHz 이하의 샘플링 주파수를 가지는 5~8 bit 해상도 응용에서 SARADC가 최근에 많은 관심을 받고 있습니다.
SAR ADC를 구성하는 주요 블럭은 TAH (track-and-hold,) DAC (digital-to-analog converter), comparator 그리고 digital control block 입니다. 이 중에서 아날로그 관점에 잘 살펴봐야 할 블럭은 track-and-hold와 comparator 입니다. 앞으로 하나씩 살펴보도록 하겠습니다.
하나씩 살펴보기 전에 공부를 위한 참고문헌 및 공부방법을 알려 드리도록 하겠습니다. SAR ADC의 기본적인 구조 및 설계 issue 들을 잘 설명한 것은 IEEE Solid State Circuit Magazine 가을호에 기고된 ”SAR ADCs Improving power efficiency and conversion speed” 입니다 (http://ieeexplore.ieee.org/document/7743043/). 꼭 읽어보시기 바랍니다.
다음 글에서는 SAR ADC 의 블럭들을 하나씩 살펴보도록 하겠습니다. Track and hold, CDAC (capacitor digital-to-analog converter), comparator 그리고 control logic 순으로 설명 하겠습니다.